BAR CODE READER

Patent Number:

JP4362796

Publication date:

1992-12-15

Inventor(s):

TAKAYAMA YOSHIHIRO

Applicant(s):

TOKYO ELECTRIC CO LTD

Requested Patent:

☐ JP4362796

Application Number: JP19910137862 19910610

Priority Number(s):

IPC Classification:

G06K7/10

EC Classification:

Equivalents:

JP2923375B2

Abstract

PURPOSE:To prevent incorrect data of which a decoder may perform an erroneous reading from being supplied from a counter control device to the decoder.

CONSTITUTION: This device is composed of an edge detection circuit 4 outputting a bar signal BS and a space signal SS by detecting the rise and fall of a video signal VS in a counter control device supplying count data corresponding to a bar width and a space width to a decoder, a count processing circuit 5 changing the level of a latch de video signal by synchronizing the rise of a bar code and a space signal, starting the count of a source clock SC, detecting the level of the latch de video signal by outputting a sampling signal SP at the time of final count and outputting a sample video signal SB and a binary counter 6 counting the source clock by synchronizing the sampling signal.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平4-362796

(43)公開日 平成4年(1992)12月15日

(51) Int.Cl.⁵
G 0 6 K 7/10

識別記号 庁内整理番号

V 8945-5L

Y 8945-5L

技術表示箇所

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平3-137862

(22)出願日

平成3年(1991)6月10日

(71)出願人 000003562

東京電気株式会社

東京都目黒区中目黒2丁目6番13号

(72)発明者 高山 義弘

静岡県三島市南町6番78号 東京電気株式

会社技術研究所内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 パーコード読取装置

(57) 【要約】

【目的】カウンタ制御装置からデコーダに対してデコーダが誤読する虞のある不正確なデータの供給を防止する。

【構成】デコーダにパー幅及びスペース幅に対応したカウントデータを供給するカウンタ制御装置を、ビデオ信号 V S の立上り及び立下りを検出してパー信号 B S 及びスペース信号 S S を出力するエッジ検出回路 4 と、パー信号及びスペース信号の立上りに同期してラッチ・ド・ビデオ信号のレベルを変化させるとともにソースクロック S C のカウントを開始させ、最終カウント時にサンプリング信号 S P を出力してラッチ・ド・ビデオ信号のレベルを検出し、サンプルビデオ信号 S B を出力するカウント処理回路 5 と、サンプリング信号に同期してソースクロックをカウントするパイナリカウンタ 6 で構成している。



【特許請求の範囲】

【請求項1】 バーとスペースの組合わせからなるバー コードを光学的に読取るパーコードスキャナーと、この パーコードスキャナーからの読取信号を2値化するとと もにその2値化データをパー及びスペースを示すビデオ 信号として出力する2値化回路と、この2値化回路から のビデオ信号を取込み、そのビデオ信号のパー幅及びス ペース幅を示すパイナリカウントデータを出力するカウ ンタ制御装置と、このカウンタ制御装置からのパイナリ カウントデータをデコードするデコーダからなり、前記 10 カウンタ制御装置は、前記2値化回路からのビデオ信号 の立上り及び立下りのエッジを検出して時間幅の短いバ ー信号及びスペース信号を交互に出力するエッジ検出回 路と、このエッジ検出回路からのパー信号及びスペース 信号に応動して2値変化する信号を発生すると共にその パー信号及びスペース信号の隣合う信号間隔の最小幅を 規定する値に基づいてサンプリング信号を発生し、その サンプリング信号で2値変化する信号のレベルを検出 し、その検出レベルに対応したレベルのサンプルビデオ 信号を前記デコーダに出力するカウント処理回路と、こ 20 のカウント処理回路からのサンプリング信号の間隔をク ロックによりカウントレバイナリカウントデータを出力 するバイナリカウンタとからなり、前記デコーダは前記 カウンタ制御装置からのパイナリカウントデータとサン ブルビデオ信号によりデータの有効、無効を判断してデ コードすることを特徴とするパーコード読取装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、パーコード読取装置の 改良に関する。

[0002]

【従来の技術】例えば昭和55年特許願第501469 号(昭和56年国内公表第500514号)のものは、 ビデオ信号のパー幅及びスペース幅を示すパイナリカウ ントデータを出力するカウンタ制御チップと、このチッ プからのバー幅及びスペース幅をカウントしたデータに 対して所定の関係を供給し、該関係が満足したときには いつでも有効キャラクタ及び無効キャラクタを発生する 回路を含むデコーダチップと、このデコーダチップから 受信した有効キャラクタと無効キャラクタを区別する回 40 路を含むフレーム制御チップと、このフレーム制御チッ プに接続されそのフレーム制御チップによる有効キャラ クタの区別に応答して有効キャラクタを処理するマイク ロプロセッサチップにより構成され、カウンタ制御チッ プにおいてはバー及びスペースの変遷間隔が最大規格値 (例えば1280カウント) より大であれば無効カウン トとしてエラー処理し、また変遷間隔が最小規格値(例 えば350ナノ秒) より近づかないようにしている。す なわち第1の変遷間隔データを受けてから最小規格値に 達するまでの期間内に入力された変**選デ**ータは無視さ 50

-れ、その期間を越えた時点で変遷するデータを次のデー

[0003]

【発明が解決しようとする課題】この従来装置では図6の(a)にビデオ信号を示すように、変遷間隔が最小規格値より小である第1の変遷データをバーB1とし、次に入力される最小規格値を満足する間隔の第2の変遷データをスペースS1とし、続いて入力される最小規格値を満足する間隔の第3の変遷データをバーB2とし、さらに続いて入力される最小規格値を満足する間隔の第4の変遷データをスペースS2とすると、カウンタ制御チップのパイナリカウンタは図6の(b)に示すようにバーB1からカウントを開始し、スペースS1、バーB2までカウントし続け、スペースS2を受けて新たなカウントを開始する制御を行う。

2

タとして処理するようになっていた。

【0004】従って例えば第1の変遷データがノイズであった場合にノイズ増幅の作用が働き、その結果図6の(c)にサンプルビデオ信号を示すように本来正常なデータである第2、第3の変遷データのスペースS1、パーB2の情報が削除された信号となってしまう問題があった。すなわちカウンタ制御チップは次段のデコーダチップに対してデコーダが誤読する虞がある不正確なデータを供給する問題があった。

【0005】そこで本発明は、カウンタ制御装置からデコーダに対してデコーダが誤読する虞のある不正確なデータの供給を防止できるパーコード読取装置を提供しようとするものである。

[0006]

【課題を解決するための手段】本発明は、パーとスペー 30 スの組合わせからなるパーコードを光学的に読取るパー コードスキャナーと、このバーコードスキャナーからの 読取信号を2値化するとともにその2値化データをパー 及びスペースを示すビデオ信号として出力する2値化回 路と、この2値化回路からのビデオ信号を取込み、その ビデオ信号のパー幅及びスペース幅を示すパイナリカウ ントデータを出力するカウンタ制御装置と、このカウン 夕制御装置からのバイナリカウントデータをデコードす るデコーダからなり、カウンタ制御装置は、2値化回路 からのビデオ信号の立上り及び立下りのエッジを検出し て時間幅の短いパー信号及びスペース信号を交互に出力 するエッジ検出回路と、このエッジ検出回路からのバー 信号及びスペース信号に応動して2値変化する信号を発 生すると共にそのパー信号及びスペース信号の隣合う信 号間隔の最小幅を規定する値に基づいてサンプリング信 号を発生し、そのサンプリング信号で2値変化する信号 のレベルを検出し、その検出レベルに対応したレベルの サンプルビデオ信号をデコーダに出力するカウント処理 回路と、このカウント処理回路からのサンプリング信号 の間隔をクロックによりカウントしパイナリカウントデ ータを出力するバイナリカウンタとからなり、デコーダ 3

はカウンタ制御装置からのパイナリカウントデータとサンプルビデオ信号によりデータの有効、無効を判断して デコードするものである。

[0007]

【作用】このような構成の本発明においては、カウンタ 制御装置は、2値化回路からビデオ信号が入力される と、そのビデオ信号の立上り及び立下りのエッジを検出 して時間幅の短いパー信号及びスペース信号を交互に出 力する。このパー信号及びスペース信号はカウント処理 回路に入力し、カウント処理回路はそのパー信号及びス 10 ペース信号に応動して2値変化する信号を発生する。ま たそのパー信号及びスペース信号の隣合う信号間隔の最 小幅を規定する値に基づいてサンプリング信号を発生 し、そのサンプリング信号で2値変化する信号のレベル を検出し、その検出レベルに対応したレベルのサンブル ビデオ信号をデコーダに出力する。カウント処理回路か らサンプリング信号がバイナリカウンタに供給され、パ イナリカウンタはサンプリング信号の間隔をクロックに よりカウントレバイナリカウントデータを出力する。そ してデコーダはカウンタ制御装置からのパイナリカウン 20 トデータとサンプルビデオ信号によりデータの有効、無 効を判断してデコードする。

[0008]

【実施例】以下、本発明の実施例を図面を参照して説明 する.

【0009】図1に示すように例えば商品に付されたパーコードラベルからパーコードをパーコードスキャナー1によって光学的に読取りアナログな電圧信号として2値化回路2に供給している。前記パーコードスキャナー1は例えばレーザ発振素子からのレーザビームでパーコ 30ードラベル上を走査し、その反射光を受光センサで受光し、その受光センサ出力を増幅器で増幅してアナログな電圧信号を出力する構成になっている。

【0010】前記2値化回路2は予め設定されたスレッショルドレベルに基づいて入力される電圧信号を2値化し、その2値化信号をビデオ信号VSとしてカウンタ制御装置3に供給している。例えばパーコードのパーをハイレベル、スペースをローレベルとして2値化するようになっている。

【0011】前記カウンタ制御装置3は図2に示すよう 40 Cに基づいて/にエッジ検出回路4、カウント処理回路5及びパイナリカウンタ6からなり、前記エッジ検出回路4で入力されるビデオ信号VSの立上りをソースクロック発展器7からのソースクロックSCの立上りに同期して検出しソースクロックSCの1周期に対応した短い時間幅のパー信号BSを出力すると共に、ビデオ信号VSの立下りをソースクロックSCの立上りに同期して検出しソースクロックSCの1周期に対応した短い時間幅のスペース信号 8による解説終 完登録法置に近づたに行ります。 50 ことになる。 50 ことになる。 50 ことになる。 50 ことになる。 50 ことになる。

うになっている。そして前記エッジ検出回路4から発生 するバー信号BS及びスペース信号SSを前記カウント 処理回路5に供給している。

【0012】前記カウント処理回路5は内部に最小値シーケンス・カウンタを設け、パー信号BS及びスペース信号SSが入力されるとその立上りに同期して内部で生成するラッチ・ド・ビデオ信号をハイレベル及びローレベルに変化させるとともに前記最小値シーケンス・カウンタにソースクロックSCのカウントを開始させるようになっている。前記最小値シーケンス・カウンタはパー及びスペースの最小値期間を保証するもので、予め設定された数をカウントするとカウント動作を停止し次のソースクロックSCで自らクリアして次のカウント動作に特機するようになっている。また前記最小値シーケンス・カウンタは最終カウント時にサンプリング信号SPを出力するようになっている。

[0013] そして前記カウント処理回路5は最小値シーケンス・カウンタがサンプリング信号SPを出力するタイミングで前記ラッチ・ド・ビデオ信号のレベルを検出し、そのレベルに対応したレベルのサンブルビデオ信号SBを出力するようになっている。

【0014】前記パイナリカウンタ6は前記カウント処理回路5からソースクロックSCとサンプリング信号SPが入力され、ソースクロックSCをカウントするとともにサンプリング信号SPの入力によりソースクロックSCに同期してクリアされ再度ソースクロックSCをカウントするようになっている。すなわち前記パイナリカウンタ6はサンプリング信号SPと次のサンプリング信号SPの立下り間をカウントするようになっている。そして前記パイナリカウンタ6からカウントデータDTとソースクロックSCに同期したサンプリングクロックSPCが出力されるようになっている。

【0015】前記カウンタ制御装置3のカウント処理回路5から出力されるサンプルビデオ信号SB及びパイナリカウンタ6から出力されるカウントデータDT及びサンプリングクロックSPCをデコーダ8に供給している。

【0016】前記デコーダ8はサンプルビデオ信号SB、カウントデータDT及びサンプリングクロックSPCに基づいてパーコードのパーとスペースからパーコードのキャラクタをデコード、すなわち解読してマイクロプロセッサ9に出力するようになっている。なお、前記デコーダ8としてはソフトウエアでデコード処理するものでもハードウェアロジックを使用してデコード処理するものでもよく、高速処理が要求されるものでは通常ハードウェアロジックが使用されている。

[0017] 前記マイクロプロセッサ9は前記デコーダ 8による解読結果に基づいて所望の処理、例えば商品販 売登録装置に適用されたときには商品販売登録処理を行

【0018】このような構成の実施例においては、2値 化回路2から例えば図3の(b) に示すようにパー幅及び スペース幅が正常なビデオ信号VSがカウンタ制御装置 3に入力されると、カウンタ制御装置3のエッジ検出回 路4はパーの部分についてはビデオ信号VSの立上りを 図3の(a) に示すソースクロックSCの立上りに同期し て検出し図3の(c) に示すようなパー信号BSを出力す る。これによりカウント処理回路5は図3の(e) に示す ように最小値シーケンス・カウンタのカウント動作を開 始させる。また図3の(f) に示すようにラッチ・ド・ピ 10 SSが入力されると図4の(f) に示すようにラッチ・ド デオ信号をハイレベルに変化させる。

【0019】そして最小値シーケンス・カウンタの最終 カウント時に図3の(g) に示すようにサンプリング信号 SPが発生してラッチ・ド・ビデオ信号のハイレベル状 態を検出する。これによりカウント処理回路5は図3の (h) に示すようにサンプルビデオ信号SBをハイレベル に立上げる。

【0020】その後最小値シーケンス・カウンタがカウ ント動作を停止してクリアされた後にピデオ信号VSが 立下がると、エッジ検出回路4はビデオ信号VSの立下 りをソースクロックSCの立上りに同期して検出し図3 の(d) に示すようなスペース信号SSを出力する。これ によりカウント処理回路5は図3の(e) に示すように最 小値シーケンス・カウンタのカウント動作を開始させ る。また図3の(f) に示すようにラッチ・ド・ビデオ信 号をローレベルに変化させる。

【0021】そして最小値シーケンス・カウンタの最終 カウント時に図3の(g) に示すようにサンプリング信号 SPが発生してラッチ・ド・ビデオ信号のローレベル状 態を検出する。これによりカウント処理回路5は図3の 30 (h) に示すようにサンプルビデオ信号SBをローレベル に立下げる。

【0022】またこのときパイナリカウンタ6は2つの サンプリング信号SPの立下り間をカウントしそのカウ ントデータDTをデコーダ8に供給する。またカウント 処理回路5はサンプルビデオ信号SBをデコーダ8に供 給する。

【0023】こうしてデコーダ8はカウンタ制御装置3 からのサンプルビデオ信号SB、カウントデータDT及 びサンプリングクロックSPCに基づいてパーコードの 40 キャラクタを正確にデコードしてマイクロプロセッサ9 に出力することになる。

【0024】また2値化回路2から図4の(b) に示すよ うにスペース期間中にノイズN1 がパーの形で介在した ビデオ信号 VSがカウンタ制御装置 3 に入力されること があると、エッジ検出回路4はビデオ信号VSの立上 り、すなわちノイズN1 の立上りを図4の(a) に示すソ ースクロックSCの立上りに同期して検出し図4の(c) に示すようなバー信号BSを出力する。これによりカウ ント処理回路 5 は図 4 の(e) に示すように最小値シーケ 50

ンス・カウンタのカウント動作を開始させる。また図4 の(f) に示すようにラッチ・ド・ビデオ信号をハイレベ ルに変化させる。

Б

【0025】そしてノイズN1の時間幅は短いので最小 値シーケンス・カウンタがカウント動作を停止してクリ アされる前に図4の(b) に示すようにピデオ信号VSが 立下り、これによりエッジ検出回路4から図4の(d)に 示すようにスペース信号SSが発生してカウント処理回 路5に供給される。カウント処理回路5はスペース信号 ・ビデオ信号をローレベルに変化させる。その後最小値 シーケンス・カウンタの最終カウント時に図4の(g) に 示すようにサンプリング信号SPが発生するとラッチ・ ド・ビデオ信号のローレベル状態を検出する。従ってサ ンプルビデオ信号SBは図4の(h) に示すようにハイレ ベルとはならずローレベル状態を保持する。

【0026】そしてサンプリング信号SPによりパイナ リカウンタ6はカウント動作を開始する。このカウント 動作は次にパーのビデオ信号が来てサンプリング信号S Pが発生するまで継続されることになる。

【0027】こうしてビデオ信号VSのスペース中に最 小値に満たない時間幅のノイズN1がパーの形で介在し てもそのノイズN1 はカウンタ制御装置3により除去さ れる。しかしデコーダ8に供給される情報は第1は正常 なスペースとそのパイナリ変換された間隔幅カウントデ ータであり、第2はノイズを拾った同じくスペースとノ イズ発生時点から次のパーまでの間隔幅カウントデータ である。従ってデコーダ8は第1及び第2のデータを受 信して両者がともにスペースとなっていることから誤読 すること無くエラーにすることができる。

【0028】また2値化回路2から図5の(b) に示すよ うにパーの期間中にノイズN2 がスペースの形で介在し たビデオ信号VSがカウンタ制御装置3に入力される と、エッジ検出回路4は先ずビデオ信号VSの立上りを 図5の(a) に示すソースクロックSCの立上りに同期し て検出し図5の(c) に示すバー信号BSを出力する。こ れによりカウント処理回路5は図5の(e) に示すように 最小値シーケンス・カウンタのカウント動作を開始させ る。また図5の(f) に示すようにラッチ・ド・ピデオ信 号をハイレベルに変化させる。

【0029】そしてその後すぐにビデオ信号VSが立下 がるのでエッジ検出回路4によりビデオ信号VSの立下 りがソースクロックSCの立上りに同期して検出され図 5の(d) に示すようにスペース信号SSが出力される。 これにより図5の(f) に示すようにラッチ・ド・ビデオ 信号はローレベルに変化される。

【0030】さらにその後すぐにビデオ信号VSが立上 るのでエッジ検出回路4により再度ビデオ信号VSの立 上りがソースクロックSCの立上りに同期して検出され 図5の(c) に示すようにパー信号BSが出力される。こ

れにより図5の(f) に示すようにラッチ・ド・ビデオ信 号はハイレベルに変化される。

【0031】そしてラッチ・ド・ピデオ信号がハイレベ ルになっている状態で図5の(g) に示すようにサンプリ ング信号SPが発生し図5の(h) に示すようにサンブル ビデオ信号SBが立上る。

【0032】その後最小値シーケンス・カウンタがカウ ント動作を停止してクリアされた後にビデオ信号VSが 立下がると、エッジ検出回路4はビデオ信号VSの立下 りをソースクロックSCの立上りに同期して検出し図5 $\,\,\,\,10\,\,\,\,\,$ レベルは変化しないのでサンプルビデオ信号SBのレベ の(d) に示すようにスペース信号SSを出力する。これ によりカウント処理回路5は図5の(e) に示すように最 小値シーケンス・カウンタのカウント動作を開始させ る。また図5の(f) に示すようにラッチ・ド・ピデオ信 号をローレベルに変化させる。

【0033】そして最小値シーケンス・カウンタの最終 カウント時に図5の(g) に示すようにサンプリング信号 SPが発生してラッチ・ド・ビデオ信号のローレベル状 態を検出する。これによりカウント処理回路5は図5の (h) に示すようにサンプルビデオ信号SBをローレベル 20 に立下げる。

【0034】またこのときパイナリカウンタ6は2つの サンプリング信号SPの立下り間をカウントしそのカウ ントデータDTをデコーダ8に供給する。またカウント 処理回路5はサンプルビデオ信号SBをデコーダ8に供 給する。

【0035】こうしてパーに時間幅の狭いノイズが乗っ たような場合はノイズがカウンタ制御装置3で除去され て正常なパー幅が読取られるので、デコーダ8はカウン タ制御装置3からのサンプルビデオ信号SB、カウント 30 データDT及びサンプリングクロックSPCに基づいて パーコードのキャラクタを正確にデコードしてマイクロ

プロセッサ9に出力することになる。

【0036】なお、バイナリカウンタ6はパー幅やスペ ース幅が最大値を越えたときにエラー信号を出力するこ ともできる。すなわち最大値をカウント数で予め設定 し、パイナリカウンタ6がそのカウント数に達するとカ ウント動作を停止し、別のクロックでそのカウントデー タをデコーダ8に出力すればよい。この別のクロックは ソースクロックSCを分周したものでよい。そしてこの ときカウント処理回路5ではラッチ・ド・ビデオ信号の ルが同じままデコーダ8に出力される。これによりデコ ーダ8は容易にエラーにすることができる。

[0037]

【発明の効果】以上詳述したように本発明によれば、カ ウンタ制御装置からデコーダに対してデコーダが誤読す る虞のある不正確なデータの供給を防止できるパーコー ド読取装置を提供できるものである。

【図面の簡単な説明】

【図1】本発明の実施例を示すプロック図。

【図2】同実施例におけるカウンタ制御装置の構成を示 すプロック図。

【図3】同実施例の信号処理例を示すタイミング波形


【図4】同実施例の信号処理例を示すタイミング波形 図。

【図 5】 同実施例の信号処理例を示すタイミング波形


【図6】従来の信号処理例を示すタイミング波形図。 【符号の説明】

1…パーコードスキャナー、2…2値化回路、3…カウ ンタ制御装置、4…エッジ検出回路、5…カウント処理 回路、6…バイナリカウンタ、8…デコーダ。


[図1]




【図2】



【図3】



【図6】



【図4】

